概述

Makefile 是一种用于描述项目编译规则、依赖关系和构建过程的文件，广泛应用于C/C++项目的自动化构建。它基于make工具，通过解析Makefile中的规则，确定哪些源文件需要重新编译，哪些目标文件需要重新链接，从而实现高效、精确的项目构建。

结构与组成

目标（Target）：Makefile 中的目标通常对应于项目中的可执行文件、库文件或中间文件。每个目标由一个或多个依赖项（Prerequisites）和一个或多个命令（Commands）组成。
依赖项（Prerequisites）：依赖项是构建目标所必需的文件，通常为源文件、头文件或其它目标文件。当依赖项比目标更新时，目标需要重新构建。
命令（Commands）：命令是构建目标的具体操作，如编译源文件、链接目标文件等。命令以Tab键开始，多条命令可以放在同一行，也可以分行书写。

基本规则

Makefile 规则的基本格式如下：

target: prerequisites
    command1
    command2
    ...

例如，一个简单的C程序Makefile可能包含如下规则：

main: main.o helper.o
    gcc -o main main.o helper.o

main.o: main.c helper.h
    gcc -c main.c

helper.o: helper.c helper.h
    gcc -c helper.c

变量与宏

变量：Makefile 支持定义变量，用于存储重复使用的值。变量定义格式为 variable = value 或 variable := value。使用变量时，需在其前加 $ 符号，如 $variable 或 ${variable}。

示例：

CC = gcc
CFLAGS = -Wall -Wextra -O2

main: main.o helper.o
    $(CC) $(CFLAGS) -o main main.o helper.o

宏：Makefile 提供了一些内置宏，如 $@（代表规则的目标）、$^（代表规则的所有依赖项）、$<（代表规则的第一个依赖项）。这些宏在命令部分使用，可以简化命令编写。

示例：

%.o: %.c %.h
    $(CC) $(CFLAGS) -c $< -o $@

模式规则

模式规则允许为一类文件定义通用的编译规则，通过 % 符号匹配文件名中的通配符。这极大地简化了对大量同类型文件的编译规则定义。

%.o: %.c %.h
    $(CC) $(CFLAGS) -c $< -o $@

这条规则表示，任何形如 foo.o 的目标都可以通过编译对应的 foo.c 和 foo.h 来生成。

高级特性

条件判断

Makefile 支持使用条件语句进行条件判断，以便根据不同的环境或需求选择不同的构建行为。

ifeq / ifneq

ifeq 和 ifneq 分别用于检查两个字符串是否相等或不相等。它们的语法如下：

ifeq (condition)
  # 如果 condition 两边的字符串相等，则执行此处的命令
else
  # 否则执行此处的命令
endif

ifneq (condition)
  # 如果 condition 两边的字符串不相等，则执行此处的命令
else
  # 否则执行此处的命令
endif

示例：

# 检查是否定义了 DEBUG 变量
ifeq ($(DEBUG),1)
  CFLAGS += -g -DDEBUG
endif

# 检查系统类型
UNAME_S := $(shell uname -s)
ifeq ($(UNAME_S),Linux)
  LDFLAGS += -lrt
endif

ifdef / ifndef

ifdef 和 ifndef 用于检查某个变量是否已定义或未定义。它们的语法如下：

ifdef variable
  # 如果 variable 定义了，则执行此处的命令
else
  # 否则执行此处的命令
endif

ifndef variable
  # 如果 variable 未定义，则执行此处的命令
else
  # 否则执行此处的命令
endif

示例：

ifdef USE_OPTIMIZATION
  CFLAGS += -O2
endif

ifndef NDEBUG
  CFLAGS += -g -DDEBUG
endif

函数

Makefile 提供了一系列内置函数，用于处理文件名、字符串、列表等。常用的函数包括：

wildcard

wildcard 函数返回与给定模式匹配的所有文件名。这对于动态列举源文件或依赖文件非常有用。

示例：

SOURCES := $(wildcard *.c)
OBJECTS := $(SOURCES:.c=.o) # 将 SOURCES 列表中所有以 .c 结尾的字符串替换为以 .o 结尾的字符串。

all: $(OBJECTS)
    $(CC) $(LDFLAGS) -o my_program $(OBJECTS)

patsubst

patsubst 函数用于模式替换，将列表中符合模式的字符串替换为指定的新字符串。

示例：

SOURCES := foo.c bar.c baz.c
OBJECTS := $(patsubst %.c,%.o,$(SOURCES))

all: $(OBJECTS)
    $(CC) $(LDFLAGS) -o my_program $(OBJECTS)

foreach

foreach 函数用于遍历列表中的元素，并对每个元素执行指定的操作。

示例：

SOURCES := foo.c bar.c baz.c
OBJECTS :=

define COMPILE_TEMPLATE
  $(eval OBJ := $(patsubst %.c,%.o,$(1)))
  $(OBJ): $(1)
      $(CC) $(CFLAGS) -c $(1) -o $(OBJ)
  OBJECTS += $(OBJ)
endef

$(foreach src,$(SOURCES),$(eval $(call COMPILE_TEMPLATE,$(src))))

all: $(OBJECTS)
    $(CC) $(LDFLAGS) -o my_program $(OBJECTS)

多目标

一个规则可以有多个目标，共享相同的依赖项和命令。这在多个目标文件具有相同编译选项或依赖于相同库文件时非常有用。

libfoo.so libfoo.a: foo.o bar.o
    $(CC) $(SHARED_FLAGS) -o libfoo.so foo.o bar.o
    $(AR) rcs libfoo.a foo.o bar.o

递归 Makefile

对于多级目录结构的项目，可以使用递归 Makefile 在子目录中调用 make。通常在顶层 Makefile 中定义一个目标，如 subdirs，然后在子目录中各自编写 Makefile。

顶层 Makefile 示例：

SUBDIRS := subdir1 subdir2

.PHONY: subdirs all clean

all: subdirs
    $(CC) $(LDFLAGS) -o main main.o

subdirs:
    for dir in $(SUBDIRS); do \
        $(MAKE) -C $$dir; \
    done

clean:
    rm -f main *.o
    for dir in $(SUBDIRS); do \
        $(MAKE) -C $$dir clean; \
    done

子目录 Makefile 示例：

OBJECTS := foo.o bar.o

all: $(OBJECTS)

%.o: %.c
    $(CC) $(CFLAGS) -c $< -o $@

clean:
    rm -f $(OBJECTS)

目录CONTENT

C语言学习小记(16)-Makefile

概述